


产品特性

- 16位分辨率
- 2.7V至5.5V单电源供电
- 超低功耗：420 μ W（5V电源供电）
- 低噪声：8 μ Vp-p
- 极快SPI通信接口：最高可达50MHz
- 复位零码功能
- 出色的静态特性：
微分非线性(DNL): ± 1 LSB
积分非线性(INL): ± 16 LSB
- 可通过SPI接口对芯片进行多种配置
- 与DAC8830/8831/8832管脚兼容

应用

- 便携式设备
- 自动测试设备
- 工业过程控制
- 数据采集系统

框图



光通信网络

产品描述

BL1032是一款单通道、16位、串行输入、电压输出数模转换器(DAC)，在单端2.7V至5.5V电压供电下工作。该芯片在-40°C至+125°C的规定温度范围内保证16LSB的INL相对精度，低数模转换毛刺脉冲，低输出噪声，以及较快的建立时间(25 μ s)。

BL1032具有标准高速接口(时钟最高可达50 MHz)，3 V或5 V SPI串行接口，以便与DSP或微处理器进行通信。

BL1032输出电压为0 V至 V_{REF} ，在使用外部缓冲器时提供双极性输出($\pm V_{REF}$)。BL1032提供了芯片在通电后通过开尔文连接至外部模拟地输入的设置。

BL1032拥有SOIC8、SOIC14、QFN14三种封装，有关详细信息，请参阅应用信息部分内容。

BL1032
Functional Block Diagram




图 1 BL1032功能框图

目录

产品特性.....	1	输出电压建立时间.....	13
应用.....	1	数模转换毛刺脉冲.....	13
产品描述.....	1	数字馈通.....	13
框图.....	1	无杂散动态范围(SFDR).....	13
目录.....	3	总谐波失真(THD).....	13
修订历史.....	3	噪声谱密度(NSD).....	13
技术规格.....	4	热滞.....	13
直流规格.....	4	工作原理.....	14
交流规格.....	5	DAC架构.....	14
数字规格.....	6	输出范围.....	14
绝对最大额定值.....	8	上电复位.....	14
热特性.....	8	串行接口.....	14
ESD特性.....	8	应用信息.....	15
引脚配置和功能描述.....	9	单极性输出.....	15
典型工作特性.....	10	双极性输出.....	15
术语.....	13	输出放大器选择.....	15
积分非线性(INL).....	13	基准和地.....	16
微分非线性(DNL).....	13	电源与基准旁路.....	16
单调性.....	13	外形尺寸.....	17
零码误差.....	13	QFN-14.....	17
满量程误差.....	13	SOIC-14.....	20
增益误差.....	13	SOIC-8.....	22
零码误差温度系数.....	13		
增益误差温度系数.....	13		
失调误差.....	13		
直流电源抑制比(PSRR).....	13		

修订历史

2023年3月：正式版 V1.0版本

技术规格

直流规格

除非另有说明， $V_{DD}=2.7V$ 至 $5.5V$ ， $V_{REF}=+2.5V$ ， $T_A=-40^{\circ}C$ 至 $125^{\circ}C$ 。

表 1

参数	测试条件	BL1032			单位
		最小值	典型值	最大值	
分辨率		16			位
精度					
积分非线性(INL)			± 12	± 16	LSB
微分非线性(DNL)			± 0.5	± 1	
DAC输出					
零码误差	$T_A = +25^{\circ}C$		0.1	0.2	mV
	$T_A = -40^{\circ}C$ 至 $125^{\circ}C$			0.3	mV
零码误差温度系数				± 1	$\mu V/^{\circ}C$
增益误差	$T_A = +25^{\circ}C$			± 0.2	%FSR
	$T_A = -40^{\circ}C$ 至 $125^{\circ}C$			± 0.3	%FSR
增益误差温度系数				± 3	ppm/ $^{\circ}C$
输出电压范围	单极性模式	0		$+V_{REF}$	V
	双极性模式	$-V_{REF}$		$+V_{REF}$	V
直流电源抑制比 (PSRR)	DAC代码=中间电平; $V_{DD} = 5 V \pm 10\%$		0.3		mV/V
高精度电阻比例误差				± 0.0076	%
短路电流			30		mA
基准输入					
基准输入范围		1.25		V_{DD}	V
基准输入阻抗			6.25		k Ω
数字输入					
输入低电平	$V_{DD} = 2.7V$			0.6	V
	$V_{DD} = 5V$			0.8	V
输入高电平	$V_{DD} = 2.7V$	2.1			V
	$V_{DD} = 5V$	2.4			V
输入电流				± 1	μA
输入容抗				10	pF
电源					
供电电压		2.7		5.5	V
供电电流	$V_{DD} = 5V$		84		μA
功耗	$V_{DD} = 5V$		420		μW
工作温度		-40		+125	$^{\circ}C$

交流规格

除非另有说明， $V_{DD}=2.7V$ 至 $5.5V$ ， $R_L=2k\Omega$ ， $C_L=200pF$ ， $V_{REF}=+2.5V$ ， $T_A=-40^{\circ}C$ 至 $125^{\circ}C$ 。

表 2

参数	测试条件	BL1032			单位
		最小值	典型值	最大值	
输出电压建立时间 ²			25		μs
压摆率			0.4		$V/\mu s$
数模转换毛刺脉冲 ²	主进位 ± 1 LSB变化		1		nV-sec
数字馈通 ²			0.1		nV-sec
总谐波失真 ²					dB
输出噪声	0.1 Hz至10 Hz; DAC = 零电平		8		$\mu Vp-p$
SNR	环境温度下; BW = 20 kHz, VDD = 5 V				dB
无杂散动态范围 (SFDR)	环境温度下; BW = 20 kHz, VDD = 5 V				dB
信纳比 (SINAD)	环境温度下; BW = 20 kHz, VDD = 5 V				dB

¹温度范围为 $-40^{\circ}C$ 至 $125^{\circ}C$ ，典型值为 $25^{\circ}C$

²参见术语部分

数字规格

除非另有说明， $V_{DD}=2.7V$ 至 $5.5V$ ， $V_{REF}=+2.5V$ ， $T_A=-40^{\circ}C$ 至 $125^{\circ}C$ 。




图 2 BL1032 8pin SPI时序图




图 3 BL1032 14pin SPI时序图(a)




图 4 BL1032 14pin SPI时序图(b)

表 3 V_{DD}=5V时序特性

参数	最小值	典型值	最大值	单位
串行外设接口				
SCLK周期(t_{SCLK})	20			ns
SCLK高/低电平时间 (t_{wsck})	10			ns
SCLK高到CS低延迟时间(t_{Delay})	10			ns
CS使能前置时间(t_{Lead})	10			ns
CS使能滞后时间(t_{Lag})	10			ns
CS高到SCLK高延迟时间(t_{DSCLK})	10			ns
CS高电平时间(t_{rd})	30			ns
SDI建立时间(t_{su})	10			ns
SDI保持时间(t_{ho})	0			ns
LDAC低电平时间(t_{WLDAC})	30			ns
CS高到LDAC低延迟时间(t_{DLDAC})	30			ns
VDD高到CS低延迟时间	10			ns

表 4 V_{DD}=3V时序特性

参数	最小值	典型值	最大值	单位
串行外设接口				
SCLK周期(t_{SCLK})	20			ns
SCLK高/低电平时间 (t_{wsck})	10			ns
SCLK高到CS低延迟时间(t_{Delay})	10			ns
CS使能前置时间(t_{Lead})	10			ns
CS使能滞后时间(t_{Lag})	10			ns
CS高到SCLK高延迟时间(t_{DSCLK})	10			ns
CS高电平时间(t_{rd})	30			ns
SDI建立时间(t_{su})	10			ns
SDI保持时间(t_{ho})	0			ns
LDAC低电平时间(t_{WLDAC})	30			ns
CS高到LDAC低延迟时间(t_{DLDAC})	30			ns
VDD高到CS低延迟时间	10			ns

绝对最大额定值

表 4

参数	额定值
电气参数	
VDD至GND	-0.3 V至+6 V
VLOGIC至GND	-0.3 V至+6 V
VOUT至GND	-0.3 V至VDD + 0.3 V 或+6 V(取较小者)
VREF至GND	-0.3 V至VDD + 0.3 V 或+6 V(取较小者)
数字输入电压至DGND	-0.3 V至VDD + 0.3 V 或+6 V(取较小者)
环境参数	
结温	125°C
存储温度范围 (环境温度)	-65°C至150°C
工作温度范围	-40°C至125°C

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

热特性


表 5

封装类型	气流速度(m/s)	θ_{JA}	单位
14引脚QFN			
14引脚SOP	0	25	°C/W
8引脚SOP			

ESD特性

BL1032具有良好的ESD特性,可以通过8000V HBM模型测试。

引脚配置和功能描述



注意：（1）QFN封装中的热风焊盘必须连接到模拟地。

图 5 BL1032 引脚配置 (顶视图)

表 6 引脚功能描述

引脚编号	引脚名称	描述
BL1032-8PIN		
1	V _{OUT}	DAC模拟输出
2	AGND	模拟地
3	V _{REF}	参考电压输入
4	CS	芯片选择输入（低电平有效），仅当CS为低时，数据才发送到SDI
5	SCLK	串行时钟输入
6	SDI	串行数据输入，数据在SCLK上升沿时锁存到输入寄存器中
7	DGND	数字地
8	VDD	模拟电源，可选择+3V至+5V
BL1032-14PIN		
1	RFB	反馈电阻。在双极性模式下连接至外部运算放大器的输出端
2	V _{OUT}	DAC模拟输出
3	AGNDF	模拟地（Force）
4	AGNDS	模拟地（Sense）
5	V _{REF-S}	电压参考输入（Sense），连接到外部参考电压
6	V _{REF-F}	电压参考输入（Force），连接到外部参考电压
7	CS	芯片选择输入（低电平有效），仅当CS为低时，数据才发送到SDI
8	SCLK	串行时钟输入
9	NC	无内部连接
10	SDI	串行数据输入，数据在SCLK上升沿时锁存到输入寄存器中
11	LDAC	加载DAC控制输入。当LDAC为低时，DAC锁存器将与从输入寄存器处进行更新
12	DGND	数字地
13	INV	内部测量电阻的连接点。在双极性模式下连接至外部运算放大器的反向输入端
14	VDD	模拟电源，可选择+3V至+5V
	EPAD	裸露散热焊盘

典型工作特性




图 6




图 9




图 7




图 10




图 8




图 11




图 12




图 15




图 13




图 16




图 14




图 17




图 18




图 21




图 19




图 22




图 20




图 23

术语

积分非线性(INL)

对于DAC，积分非线性或相对精度是指DAC输出与通过DAC传递函数的两个端点的直线之间的最大偏差，单位为LSB。

微分非线性(DNL)

微分非线性是指任意两个相邻编码之间所测得变化值与理想的1LSB变化值之间的差异。最大 ± 1 LSB的额定微分非线性可确保单调性。本DAC通过设计保证单调性。

单调性

如果模拟输出随着数字输入的增加而增加或者保持不变，认为这个DAC就是单调的。

零码误差

零码误差衡量将零电平码(0x0000)载入DAC寄存器时的输出误差。理想情况下，输出应为0V。在BL1032单极性模式下，零码误差始终为正值，因为在DAC和输出放大器中的失调误差的共同作用下，DAC输出不会低于0V。零码误差用mV表示。

满量程误差

满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时的输出误差。理想情况下，输出应为 $V_{REF} - 1$ LSB。满量程误差用%FSR表示。

增益误差

增益误差衡量DAC的满量程误差，表示DAC传递特性的斜率与理想值之间的偏差，用%FSR表示。

零码误差温度系数

零码误差温度系数衡量零码误差在整个工作温度范围 T_{MAX} 至 T_{MIN} 内的最大变化，用ppm/ $^{\circ}C$ 表示。

增益误差温度系数

增益误差温度系数衡量增益误差在整个工作温度范围 T_{MAX} 至 T_{MIN} 内的最大变化，用ppm/ $^{\circ}C$ 表示。

失调误差

失调误差是指传递函数线性区内 V_{OUT} (实际)和 V_{OUT} (理想)之间的差值，用LSB表示。失调误差在BL1032上是通过将

代码512(0x0200)载入DAC寄存器测得的。该值可以为正，也可负。

直流电源抑制比(PSRR)

PSRR表示电源电压变化对DAC输出的影响大小，是指DAC中间量程输出的条件下， V_{OUT} 变化量与 V_{DD} 变化量之比，单位为mV/V。 V_{REF} 保持在2.5V， V_{DD} 的变化范围为 $\pm 10\%$ 。

输出电压建立时间

输出电压建立时间是指对于1/4到3/4量程的输入变化，DAC输出建立为指定电平所需的时间量。

数模转换毛刺脉冲

数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入模拟输出的脉冲。在数字输入代码主进位发生1LSB转换(0x7FFF到0x8000)时测量，一般定义为以nV-sec为单位的毛刺面积。

数字馈通

数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉冲，但在DAC输出未更新时进行测量。单位为nV-sec，测量数据总线上发生满量程编码变化时的情况，即全0至全1，反之亦然。

无杂散动态范围(SFDR)

额定奈奎斯特带宽范围内输出信号与杂散信号的峰值幅度之差，用dBc表示。主要杂散通常是谐波，一般为输入信号的二次或三次谐波。

总谐波失真(THD)

总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形式的差别。正弦波用作DAC的参考，而THD用来衡量DAC输出端存在的谐波。单位为dB。

噪声谱密度(NSD)

DAC的模拟输出在1Hz的单位带宽上的噪声功率。

热滞

热滞是指当温度从环境温度变冷再变热之后回到环境温度时基准电压上出现的电压差。

工作原理

BL1032是单通道、16位、串行输入、电压输出DAC。数据以16位的形式通过SPI串行接口写入这些器件。为了确保已知的上电状态，BL1032被设计为具有上电复位功能，在上电时被重置为零代码。在单极性模式下，BL1032被复位到0 V；在双极性模式下，BL1032被复位到 $-V_{REF}$ 。BL1032上包括参考和模拟地的开尔文连接。

DAC架构

BL1032 采用分段式串DAC架构，内置输出缓冲器。图图 24 DAC通道架构框图显示了内部功能框图。




图 24 DAC通道架构框图

简化的分段式电阻串DAC结构如图图 25所示。载入DAC寄存器的代码决定串上连接到输出缓冲器的开关状态。串中的各电阻具有相同的值R，因此串DAC必定是单调的。




图 25 简化电阻串结构

输出范围

BL1032的输出范围为： $V_{OUT} = (V_{REF} \times \text{Code})/65536$

其中，Code为加载到DAC锁存器中的十进制数据。

上电复位

BL1032具有上电复位功能，以确保上电时输出处于已知状态。BL1032在上电时，DAC锁存器和输入寄存器的数据为全0，直到从串行输入移位寄存器加载新的数据。因此上电后，在单极性模式下，BL1032的引脚 V_{OUT} 的输出是0 V；在

双极性模式下为 $-V_{REF}$ 。需要注意的是，BL1032的串行寄存器在上电时没有被清除，所以其内容是不确定的。当上电后最开始向BL1032加载数据时，应加载16位或更多，以防止错误的数据出现在输出端上。如果加载的位数超过16位，则保留最后的16位；如果加载的位数少于16位，则保留前一个字的比特。若芯片必须与少于16位的数据连接，数据应在低位处用0填充。

串行接口

数字接口是一个标准的3线连接，与SPI、QSPI™、Microwire™以及TI DSP接口兼容，其运行速度可达50M-bits/sec。数据传输由 \overline{CS} （芯片选择信号）架构。DAC作为一个总线从机工作。总线主机生成同步时钟SCLK，并启动数据传输。

当 \overline{CS} 为高电平时，DAC不被访问，时钟SCLK和串行输入数据SDI被忽略。总线主机通过驱动 \overline{CS} 引脚为低电平来使DAC工作。在 \overline{CS} 完成高到低的电平转换后，SDI引脚上的串行输入数据在SCLK的下降沿，从总线主机同步移出，并在SCLK的上升沿上被锁存到输入移位寄存器中，遵循高位优先原则。 \overline{CS} 低电平到高电平的转换将输入移位寄存器的内容转移到输入寄存器中。所有的数据寄存器都是16位的，这意味着需要SCLK的16个时钟来完成一个数据的传输。为了完成一个完整的16位数据传输， \overline{CS} 必须在16个SCLK时钟输入后立即变为高电平。如果在 \overline{CS} 为低电平的状态下，有超过16个SCLK时钟，那么最后的16位会在 \overline{CS} 的上升沿传输到输入寄存器。如果 \overline{CS} 在整个16个SCLK周期内保持低电平，数据就会被破坏。在这种情况下，需要一个新的16位数据重新加载到DAC。

BL1032有一个 \overline{LDAC} 引脚，允许DAC锁存器被异步更新，方法是在 \overline{CS} 达到高电平后将 \overline{LDAC} 从高电平变为低电平。在这种情况下，当 \overline{CS} 为低电平时， \overline{LDAC} 必须保持为高电平。如果 \overline{LDAC} 一直为低电平，DAC锁存器会在输入寄存器被加载后立即更新(由 \overline{CS} 的低电平到高电平的转换引起)。

应用信息

单极性输出

BL1032能够驱动60 kΩ的无缓冲负载。无缓冲操作导致低电源电流（通常为5μA）和低偏移误差。BL1032可以被配置为同时输出单极性和双极性电压。图展示了BL1032典型的单极输出电压电路。这种工作模式的输出函数如表7所示。

表 7 单极性码

DAC锁存器内容		模拟输出
MSB	LSB	
1111 1111 1111 1111		$V_{REF} \times (65,535/65,536)$
1000 0000 0000 0000		$V_{REF} \times (32,768/65,536)$
0000 0000 0000 0001		$V_{REF} \times (1/65,536)$
0000 0000 0000 0000		0 V




图 26 BL1032A单极性输出模式




图 27 BL1032B/C单极性输出模式

假设有一个完美的基准，最坏情况下的输出电压可以通过以下公式计算出来。

单极性模式最坏情况下的输出公式：

$$V_{OUT_UNI} = \frac{D}{2^{16}} \times (V_{REF} + V_{GE}) + V_{ZSE} + INL$$

其中： V_{OUT_UNI} 为单极性模式最坏情况下的输出电压；

D为DAC寄存器载入的数字码；

V_{REF} 为DAC的基准电压；

V_{GE} 为增益误差；

V_{ZSE} 为零码误差；

INL为积分非线性。

双极性输出

在一个外部运算放大器的帮助下，BL1032B/C可以被配置为输出一个双极性的电压。图5中为双极性输出的典型电路。匹配的双极性偏移电阻 R_{FB} 和 R_{INV} 被连接到外部运算放大器，以实现这种双极性输出。一般情况下， $R_{FB} = R_{INV} = 28\text{ k}\Omega$ 。




图 28 BL1032双极性输出模式

双极性输出工作模式的输出函数如表8所示。BL1032B/C同时也提供了模拟地至外部基准输入的开尔文连接。

表 8 双极性码

DAC锁存器内容		模拟输出
MSB	LSB	
1111 1111 1111 1111		$+V_{REF} \times (32,767/32,768)$
1000 0000 0000 0001		$+V_{REF} \times (1/32,768)$
1000 0000 0000 0000		0 V
0111 1111 1111 1111		$-V_{REF} \times (1/32,768)$
0000 0000 0000 0000		$-V_{REF} \times (32,768/32,768)$

假设有一个完美的基准，最坏情况下的输出电压可以通过以下公式计算出来。

双极性模式最坏情况下的输出公式：

$$V_{OUT_BIP} = \frac{[(V_{OUT_UNI} + V_{OS})(2 + RD) - V_{REF}(1 + RD)]}{1 + (2 + RD)/A}$$

其中：

V_{OS} 为外部运算放大器输入偏移电压；

RD为 R_{FB} 和 R_{IN} 电阻匹配误差；

A为运算放大器开环增益。

输出放大器选择

对于双极性输出模式，应选择一个精密放大器，由正负电源供电，用于提供 $\pm V_{REF}$ 输出。

在单电源供电应用中，选择一个合适的运算放大器可能比较困难，因为放大器的输出摆幅通常不包括负轨。这种输出摆幅可能会导致特定性能的下降，除非在应用中不使用接近0的代码。

所选的运算放大器需要有低失调电压（DAC的一个LSB电压约为 $38\mu\text{V}$ ，在参考电压为 2.5V 情况下），消除对输出偏移量的需求。输入偏置电流也应保证较低，因为偏置电流乘以DAC输出阻抗（约 $6.25\text{k}\Omega$ ）会增加零码误差。

轨到轨的输入和输出性能是十分重要的。为了实现快速稳定，

运算放大器的压摆率不应过大从而影响DAC的稳定。DAC的输出阻抗是恒定的，与输入码无关，但为了尽量减少增益误差，输出放大器的输入阻抗应尽可能高。放大器还应该有一个1MHz或更大的3dB带宽。放大器给系统增加了另一个时间常数，从而增加了输出的建立时间。使用一个较高的3dB放大器带宽能使DAC和放大器这一系统的有效建立时间缩短。

基准和地

由于输入阻抗与输入码有关，基准电压引脚应从低阻抗源驱动。BL1032的参考电压范围为1.25 V至 V_{DD} ，参考电压低于

1.25 V会导致DAC精度降低。

DAC的满量程输出电压是由基准决定的。表7和表8列出了特定数字输入码的模拟输出电压。

为了获得最佳性能，BL1032上提供了开尔文连接。如果在应用中不需要单独的force端和sense端，应该将这两端在靠近封装的地方连接在一起，以减小封装引线和内部芯片之间的电压。


电源与基准旁路

为了DAC获得高分辨率性能，建议将基准引脚和电源引脚旁路用一个10 μ F电容和一个0.1 μ F电容并联。


散热焊盘信息

该封装包含一个外露的散热焊盘，设计为必须直接焊接到外部印刷电路板(PCB)的散热器上。焊接后，PCB可用作散热器。此外，通过使用热通孔，散热焊盘可以直接连接到器件电气原理图中显示的相应铜平面，或可以连接到设计在PCB中的特殊散热结构上。这种设计优化了IC的散热。

下图为此封装的裸露散热焊盘尺寸信息。




A. 所有线性尺寸均以毫米为单位。




- A. 所有线性尺寸均以毫米为单位。
- B. 该封装设计为焊接到电路板上的散热焊盘上。
- C. 带有梯形壁和圆角的激光切割孔径将提供更好的焊膏效果,建议客户联系设计方以获取电路板设计建议和信号焊盘之间

的最小阻焊网公差。

SOIC-14




- A. 所有线性尺寸均以英寸（括号中为毫米）为单位。
- B. 主体长度不包括模具飞边、突起或毛刺。模具飞边、突起或毛刺每面不得超过0.006英寸（0.15毫米）。
- C. 主体宽度不包含脚间胶渣。脚间胶渣每面不得超过0.017英寸（0.43毫米）。




- A. 所有线性尺寸均以毫米为单位。
- B. 该封装设计为焊接到电路板上的散热焊盘上。
- C. 带有梯形壁和圆角的激光切割孔径将提供更好的焊膏效果,建议客户联系设计方以获取电路板设计建议和信号焊盘之间的最小阻焊网公差。


SOIC-8



- A. 线性尺寸以英寸（括号中为毫米）为单位。括号中的尺寸仅供参考。尺寸和公差符合ASME Y14.5M。
- B. 主体长度不包括模具飞边、突起或毛刺。模具飞边、突起或毛刺每面不得超过0.006英寸（0.15毫米）。
- C. 主体宽度不包含脚间胶渣。脚间胶渣每面不得超过0.017英寸（0.43毫米）。




LAND PARRERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

A. 线性尺寸以英寸（括号中为毫米）为单位。括号中的尺寸仅供参考。尺寸和公差符合ASME Y14.5M。



SOLDER PASTE EXAMPLE
 BASED ON .005 INCH (0.125MM) THICK STENCIL
 SCALE: 8X

A. 线性尺寸以英寸（括号中为毫米）为单位。括号中的尺寸仅供参考。尺寸和公差符合ASME Y14.5M。